ddr3是什么意思

ddr3是什么意思

你知道ddr3是什么意吗?在生活中或网络中，难免会碰到这些不常使用的词汇，那么这些词到底是什么意思呢，下面我们一起来看看ddr3是什么意吧。ddr3是什么意思：DDR3是一种电脑内存规格。它属于SDRAM家族的内存产品，提供了相较于DDR2SDRAM更高的运行效能与更低的电压，是DDR2SDRAM(四倍资料率同步动态随机存取内存)的后继者(增加至八倍)，也是现时流行的内存产品。技术概论DDR3SDRAM为了更省电、传输效率更快，使用了SSTL15的I/O接口，运作I/O电压是1.5V，采用CSP、FBGA封装方式包装，除了延续DDR2SDRAM的ODT、OCD、PostedCAS、AL控制方式外，另外新增了更为精进的CWD、Reset、ZQ、SRT、RASR功能。CWD是作为写入延迟之用，Reset提供了超省电功能的命令，可以让DDR3SDRAM内存颗粒电路停止运作、进入超省电待命模式，ZQ则是一个新增的终端电阻校准功能，新增这个线路脚位提供了ODCE(OnDieCalibrationEngine)用来校准ODT(OnDieTermination)内部中断电阻，新增了SRT(Self-ReflashTemperature)可编程化温度控制内存时脉功能，SRT的加入让内存颗粒在温度、时脉和电源管理上进行优化，可以说在内存内，就做了电源管理的功能，同时让内存颗粒的稳定度也大为提升，确保内存颗粒不致于工作时脉过高导致烧毁的状况，同时DDR3SDRAM还加入RASR(PartialArraySelf-Refresh)局部Bank刷新的功能，可以说针对整个内存Bank做更有效的资料读写以达到省电功效。新型设计1.8bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有等效数据频率的1/8，DDR3-800的核心工作频率(内核频率)只有100MHz。2.采用点对点的拓扑架构，以减轻地址/命令与控制总线的负担。3.采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置(Reset)与ZQ校准功能。内存改进逻辑Bank数量DDR2SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。封装(Packages)DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。降低功耗DDR3内存在达到高带宽的同时，其功耗反而可以降低，其核心工作电压从DDR2的

1.8V降至1.5V，相关数据预测DDR3将比现时DDR2节省30%的功耗，当然发热量我们也不需要担心。就带宽和功耗之间作个平衡，对比现有的DDR2-800产品，DDR3-800、1066及1333的功耗比分别为0.72X、0.83X及0.95X，不但内存带宽大幅提升，功耗表现也比上代更好。扩展阅读：ddr3与ddr2比较1.突发长度(BurstLength，BL)：由于DDR3的预取为8bit，所以突发传输周期(BurstLength，BL)也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bitBurstChop(突发突变)模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制(如4bit顺序突发)。

2.寻址时序(Timing)：就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟(AL)的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟(CWD)，这一参数将根据具体的工作频率而定。

3.DDR3新增的重置(Reset)功能：重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL(延迟锁相环路)与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。

4.DDR3新增ZQ校准功能：ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎(On-DieCalibrationEngine，ODCE)来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期(在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期)对导通电阻和ODT电阻进行重新校准。

5.参考电压分成两个：在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。